HabrMay 8

Создаем I2C Master Controller на Verilog. Тестируем ядро

По результатам написания прошлой статьи у нас получился объемный модуль для реализации функций низкоуровневого управления шиной I2C, который формирует управление линиями SCL/SDA, поддерживает мониторинг шины, ведет передачу и прием данных. В этой статье я предлагаю организовать полноценное вдумчивое тестирование всего что получилось. Всем заинтересованным - добро пожаловать под кат! 🙂

https://habr.com/ru/companies/beget/articles/1024342/

#verilog #verilator #iverilog #gtkwave #i2c_master_controller #testbench #icarus_verilog

Создаем I2C Master Controller на Verilog. Тестируем ядро

По результатам написания прошлой статьи у нас получился объемный модуль для реализации функций низкоуровневого управления шиной I2C, который формирует управление линиями SCL/SDA, поддерживает...

Хабр
Show threadFLFJul 24, 2025

@thezoq2 Begin page 392 in pdf.

#fpga #surfer #verilog #vhdl #spinalHDL #chisel #icarus #verilator #simulation #opensource #gtkwave #waveform

PipelineCFeb 20, 2025
So what can you do with the ability to read arbitrary #FPGA registers out of your design over #UART? Capture time series data (last four #ethernet packet bytes) in your regs and write a little #python script that launches #GTKWave and you have yourself a tiny homemade cross platform logic analyzer thing!
https://github.com/JulianKemmerer/PipelineC/wiki/Example:-Debug-Probes
Example: Debug Probes

A C-like hardware description language (HDL) adding high level synthesis(HLS)-like automatic pipelining as a language construct/compiler feature. - JulianKemmerer/PipelineC

GitHub
HabrOct 10, 2024

Адаптация платы Colorlight 5A-75B для примеров «Школы синтеза цифровых схем»

Привет! Начался новый поток «Школы синтеза цифровых схем» и я хотел бы поделиться своим опытом по адаптации бюджетной платы с ПЛИС для запуска на ней лабораторных работ Школы. Отдельным преимуществом такого решения является возможность использования Open Source маршрута для синтеза и моделирования цифровых схем на базе Yosys и Icarus Verilog. Colorlight 5A-75B не является отладочной платой в привычном понимании этого понятия - будет интересно.

https://habr.com/ru/articles/849592/

#плис #fpga #yosys #lattice #verilog #systemverilog #icarus #gtkwave

Адаптация платы Colorlight 5A-75B для примеров «Школы синтеза цифровых схем»

О самой Школе более подробно можно прочитать на сайте , здесь же детально рассмотрим последовательность действий, позволяющих адаптировать ещё одну плату для отладки примеров , изучаемых в Школе. "Я...

Хабр
poleguy looking for lost toolsApr 18, 2024

@thezoq2 I just tried #surfer for the first time today. Compiled from scratch per the website. I had to file a bug, as it crashes after adding a handful of signals.

I was so hopeful. But for now going back to #gtkwave I'm sad though, because surfer is able to do very simple things like select all the signals at a level and add them to the viewer, whereas gtkwave seems to fight you at every step of the way.

Maybe I need to roll back to a tagged version and rebuild or something. #ghdl #vhdl

Show threadXasin, Neira & MeshMar 1, 2023

Ok so it's still a bit buggy on windows, and ModelSim doesn't play nice.

But combined with #GHDL for open source #VHDL simulation and #gtkwave for wave viewing it's a surprisingly comfortable to set up tool chain, especially on Linux it's all just via package manager and pip~

Now to learn proper file structuring and documenting habits to raise the code quality bar a bit, probably add proper test benches~
Again #TerosHDL helps with built in docs generator <3

marble 弹珠Feb 22, 2023

#ThingThatShouldBeDefault

If you are using #GTKWave, I recommend adding a .gtkwaverc file to you projects or home dir with the following line

```
do_initial_zoom_fit 1
splash_disable 1
```

The flags do as they say.
You might want to reconsider the first one if you usually deal with huge recordings.

There might be more options that could make your workflow more pleasant.
https://linux.die.net/man/5/gtkwaverc

gtkwaverc(5): GTKWave config File - Linux man page

Configuration file for gtkwave(1). The search path for the configuration file (if unspecified) is the current working directory followed by the user's home directory.

Show threadDLSJan 15, 2023
In case this this has baffled anyone else for years, under the Edit menu there's a Toggle Hier button and Set Max Heir button that do the trick on 3.3.104 #gtkwave #fpga #vcd #fst
DLSJan 15, 2023
Is there a way in gtkwave to have it display more of a signals hierarchy? In Modelsim you can have it show anywhere from none to the entirety, but I can't figure out how to do that in gtkwave. #fpga #gtkwave #vcd #fst
dr 🛠️🛰️📡🎧Jan 2, 2023
Why, #gtkwave, why? What don't you like? You see the values from the sim #fpga and you correctly know that they aren't 0. And you seem to know it's a string of bits. What does that leave? Why are you angry/confused by 1s and only in this variable?