В русских клубах Америки можно делать не только дискотеки и выступления писателей, но и митапы по FPGA

В городах Америки и Канады, где живут много наших соотечественников, существуют русские клубы, в которые ходят на дискотеки и викторины, для игру в мафию и на выступления писателей. В столице Калифорнии городе Сакраменто, где живет около 80 тысяч русских и украинцев, а также есть армянский и молдавский рестораны, таким клубом является Synergy Social Club. В этом клубе я недавно провел просветительский митап по главной технологии современной цифровой микроэлектроники: маршруту проектирования RTL-to-GDSII для микросхем в массовых изделиях типа смартфонов, и связанной с этим маршрутом технологии FPGA, которые применяются для прототипирования ASIC-ов и обучения в университетах будущих проектировщиков. Эти технологии полезны в наше тревожное время для надежного трудоустройства в самых разных местах: от производителя ракет Lockheed Martin до производителя айфонов Apple. Вот примеры объявлений:

https://habr.com/ru/articles/919640/

#Verilog #VHDL #FPGA #ASIC #Gowin #сакраменто #Open_Sauce #SystemVerilog #Veriog_Meetup #школа_синтеза_цифровых_схем

В русских клубах Америки можно делать не только дискотеки и выступления писателей, но и митапы по FPGA

В городах Америки и Канады, где живут много наших соотечественников, существуют русские клубы, в которые ходят на дискотеки и викторины, для игру в мафию и на выступления писателей. В столице...

Хабр
Commits · ams/cadr4

CADR4 -- accurate model of the MIT CADR. Contribute to ams/cadr4 development by creating an account on GitHub.

GitHub
GitHub - howerj/lfsr-vhdl: An implementation of a CPU that uses a Linear Feedback Shift Register as a Program Counter instead of a normal one

An implementation of a CPU that uses a Linear Feedback Shift Register as a Program Counter instead of a normal one - howerj/lfsr-vhdl

GitHub

Uses verification #osvvm library and #openlogic standard #vhdl, along with #ghdl for simulation, #hdlmake for project creation and #yosys for synthesis.

All dependencies are manipulated with a declarative manifest file.

https://git.sr.ht/~csantosb/ip.alu/tree/test/item/.builds/manifest.scm

Simple ALU toy #digitalelectronics design in #vhdl, with a demo of a full #ci pipeline using #sourcehut build capabilities, coupled to #guix for dependency handling.

https://git.sr.ht/~csantosb/ip.alu/tree/test/item/README.md

#Guix channel for #digitalelectronics design, mainly #vhdl and #fpga.

The list of available packages

https://git.sr.ht/~csantosb/guix.channel-electronics/tree/main/item/packages.md

Includes -next and -latest versions of #guix tagged packages, as well as #gateware code: fw-open-logic, fw-en_cl_fix, osvvm, etc.

Get it

git clone --depth=1 https://git.sr.ht/~csantosb/guix.channel-electronics

Install with:

guix install -L ./guix.channel-electronics PACKAGE

#modernhw

MEGA65 Audio Amp Fix: Solving the R3 Internal Speaker Issue - The Oasis BBS

Learn how Gurce fixed the MEGA65 R3's audio amp, including troubleshooting, solutions, and a demo of the internal speakers in action.

The Oasis BBS

The search engines are failing me.

Dear Lazy Web:
If I wanted to enumerate the hierarchy of a design at the beginning of a cocotb test bench, how would I do it? (I'm aware of _discover_all(), but can't figure out how to iterate the results to print them.)

Extra credit: How do I get an interactive debugger to break within the cocotb python code if I call cocotb from pytest? It seems to run the pytest code in the debugger, but not the cocotb code.

#fpga #cocotb #lazyweb #python #vhdl #verilog

Hello,

Do you know where I can found a documentation about Tcl and VHDL in Info format ? (Or in a format I can convert to Info)

#VHDL
#Tcl
#Documentation