Mike P| Like "Fee, fie, foe, fum!" | |
| Like "Hippo" but with a lisp |
Poll ends at .
Pete Bleackley
HabrРАЗРАБОТКА ПАРАМЕТРИЗИРУЕМОГО МОДУЛЯ CORDIC-АЛГОРИТМА НА SYSTEM VERILOG
В далеком 2011 году автором была опубликована статья «Реализация CORDIC-алгоритма на ПЛИС» [1]. В той статье приводится сначала математическое описание алгоритма, его суть. Показан пример расчета поворота вектора на плоскости сначала «на бумажке» согласно алгоритму, а затем сравнение результатов с расчетом «по калькулятору». Затем, показано создание структурной схемы проекта с rtl-описанием CORDIC-алгоритма и приведены листинги каждого модуля. Помимо этого были приведены основы создания проекта в среде ModelSim. Автор считает, что эта статья оказалась полезной для новичков в области программирования ПЛИС, так как на протяжении долгого периода времени, после публикации статьи приходили письма с вопросами и уточнениями на данную тему. Даже сейчас я часто встречаю на различных форумах на тему ПЛИС ссылки на данную работу. Но! Если математическая часть алгоритма однозначно является полезной, а также основы создания и структурированного ведения проекта для новичка, то использовать данное rtl-описание в различных проектах, адаптируя модули проекта по свои нужды крайне неудобно и неуклюже. По крайней мере, автор, когда заглядывает в это свое создание в прошлом, морщится и чувствует себя неловко. Поэтому появилось желание представить тот модуль CORDICа (для генерации гармонического сигнала в сфере радиолокации и связи), который автор использует в данный момент в различных проектах. Весь алгоритм реализован в одном sv-модуле, а, значит, его намного легче переносить из проекта в проект. Также он более прост в восприятии.
JCMI am pleased to announce that @icepi-zero-bot is back up and running. 
Now inside my Kubernetes cluster on more powerful hardware, so you should hopefully see some faster synthesis times and slightly nicer videos!
I think I secured it pretty well, but if someone manages to do something naughty, please don't nom-nom all my data :pleading_face:
Also, please don't break my FPGA on purporse, oki? :3
Sadly, I still need to figure out Spade support, because I couldn't find any prebuilt arm64 binaries for it :(
So, if you want to write cool SystemVerilog/VHDL/Amaranth/Veryl code, have it run on a real FPGA and output video (no need to implement DVI yourself, dw), which is then recorded and posted, check out @icepi-zero-bot's profile! The profile description contains tons of explanations and templates.
Soon, I will hopefully add Spade support back and also implement a UART interface, so you can also output text! The support for that in the bot is already there, I just need to implement a UART transmitter in VHDL and think of a cute and easy interface.
RE: https://wafrn.jcm.re/fediverse/post/83972345-09e4-47d9-99d3-4a3885a2a198
#fedibot #FPGA #HDL #VHDL #Verilog #SystemVerilog #Amaranth #Veryl
Создаем I2C Master Controller на Verilog. Burst-транзакции и дисплей SSD1306
Продолжим совершенствование нашего I2C-контроллера и расширение спектра применимости. В этот раз сделаем возможность burst-транзакций и выведем картинку SSD1306. Для этого необходимо детально разобрать механизм функционирования OLED-дисплея SSD1306 и сделать аппаратный контроллер с burst-передачей по I2C, и в качестве примера сделать генерацию визуализацию 3D-куба и текста. Получился ОЧЕНЬ объемный материал с объяснением всех механик примененных для решения данной задачи. И вся логика - сугубо в железе, без процессора, без микрокода и чисто в ПЛИС. Всем кто интересуется кодингом под Verilog - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1028178/
#Verilog #i2c_master_controller #i2c #ssd1306 #OLEDдисплей #FPGA #Фреймбуфер #I2C_burst_writer
poleguy looking for lost toolsMaybe you'll be my new boss? Come work for #Shure doing #FPGA #modem development in our #Wireless lab.
I've been here 20 years. It's not bad. Ask me anything.
https://careersus-shure.icims.com/jobs/4766/engineer-staff-managing%2c-fpga/job?mode=view
Put down my name and I'll get a referral bonus.
#engineering #management #python #verilog #vhdl #proaudio #job #jobs #getfedihired #fedijobs #jobsearch #fedihire #illinois #chicago #askmeanything
Engineer Staff Managing, FPGA in Niles, Illinois | Careers at Niles
At Shure, innovation is driven by passionate engineers who shape the future of professional audio. We are seeking a Staff Managing Engineer – FPGA & Wireless Systems to lead both our FPGA engineering team and Wireless Lab operations, playing a pivotal role in the development of world‑class wireless audio products used by artists, venues, and creators around the globe. This is a highly visible leadership role that combines technical depth, people management, and system‑level influence. You will guide and mentor a team of talented engineers while remaining hands‑on - architecting, designing, and validating FPGA‑based solutions that power Shure’s next generation of wireless technologies. In parallel, you will lead our Wireless Lab team, coordinating validation, DevOps, and lab priorities to ensure robust, high‑quality product releases. The ideal candidate thrives at the intersection of engineering excellence and team leadership - someone who enjoys setting technical vision, fostering collaboration across disciplines, and turning complex challenges into elegant solutions. If you’re motivated by solving real‑world problems, developing people, and seeing your work come to life in globally respected products, this role offers a rare opportunity to make a lasting impact within Shure’s renowned Product Development organization. This position will be hybrid based out of our Niles, IL HQ!
N-gated Hacker News👾 Oh, you designed a CPU in #Verilog for a calculator? How groundbreaking! 🚀 Next, maybe try inventing the wheel in Python while you're at it. 🛞🔄 Spoiler alert: the world already solved this in the 80s. 📟💾
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated
https://github.com/gdevic/FPGA-Calculator #CPUdesign #sarcasm #techhumor #innovation #80sretro #HackerNews #ngated
Hacker NewsI designed a nibble-oriented CPU in Verilog to build a scientific calculator
https://github.com/gdevic/FPGA-Calculator
#HackerNews #nibbleCPU #Verilog #FPGA #calculator #scientificcomputing #hardwaredesign
wenzellabsmy upcoming FPGA dev board "#bare_metal".
most tests are done, most changes and bugfixes are in this V2. not sure when I got time for a "tapeout" ;)
- 16x8 SPI based RGB LED display
- single PMOD interface
- OK button and D-pad
- USB bootloader
- 3 user bitstreams by default, extendable to dozens
- LiPo battery with protection and management
- comes with a PCB stand
- PCB stand comes with pinout tables
#FPGA #bare_metal #yosys #nextpnr #verilog #amaranth #spade #HDL #nametag
Создаем I2C Master Controller на Verilog. Создаем контроллер ядра I2C
Я продолжаю описывать создание I2C-контроллера на Verilog. В предыдущих статьях мы протестировали ядро контроллера который выполняет атомарные функции работы с шиной в т.ч. в пограничных ситуациях типа clock stretching и пр. Теперь необходимо разработать управляющий контроллер для этого ядра, чтобы выполнять необходимые нам функции, но уже на следующем уровне абстракции и стать на шаг ближе к нашей цели - к рабочему коду I2C Controller который мы будем использовать с EEPROM и OLED SSD1306, а далее все это переиспользуем в Zynq и подключим к Linux. Всем заинтересовавшимся - добро пожаловать под кат!
https://habr.com/ru/companies/beget/articles/1025326/
#verilog #quartus #i2c #i2c_master_controller #testbench #alinx_ax301 #fpga
