Amaranth hardware definition language simulator
Amaranth는 Python 기반 하드웨어 정의 언어(HDL)로, 브라우저 내에서 시뮬레이션, 웨이브폼 시각화, Verilog 및 RTLIL 코드 생성을 실시간으로 체험할 수 있는 playground를 제공한다. 사용자는 Amaranth 소스 코드를 작성하고 즉시 실행하여 출력과 시뮬레이션 결과를 확인할 수 있으며, 결과를 공유할 수도 있다. 이 환경은 WebAssembly를 활용해 Python, Amaranth, Yosys를 브라우저에서 직접 구동하며, FPGA 및 ASIC 개발에 활용 가능한 Verilog 코드 생성도 지원한다. 개발자들이 하드웨어 설계와 시뮬레이션을 손쉽게 실험하고 학습할 수 있는 도구로서 가치가 크다.
New PyXHDL Release (Python Frontend To VHDL And Verilog)
PyXHDL은 Python을 사용하여 VHDL 및 Verilog HDL 코드를 생성할 수 있는 프론트엔드 도구로, Python AST를 직접 해석하여 HDL 코드를 생성한다. 사용자는 Python의 함수와 모듈을 하드웨어 설계에 활용할 수 있으며, 반복문을 HDL 반복문으로 매핑하는 기능도 지원한다. PyXHDL은 HDL 합성 도구에 바로 투입 가능한 코드를 생성하는 것을 목표로 하며, Python의 제어문과 데이터 타입을 하드웨어 설계에 자연스럽게 연결한다. 이 도구는 하드웨어 설계자와 개발자가 Python의 편리함을 활용해 복잡한 HDL 코드를 효율적으로 작성할 수 있게 한다.
Verijit - Up to 100x faster Verilog simulation than Verilator. #hdl #verilog #rtl #eda #verification
I've been playing around with #LiteX and #migen #HDL lately and I think it's finally starting to sink in that you can really just do almost arbitrary amounts of "stuff" per clock (limitations apply, objects in mirror may appear closer etc).
It's really very fun! And between trellis, #yosys and #nextpnr you can just... Do it without begging any vendor for a free copy of an EDA.
I highly recommend it! It's so much fun!
You can make your own SoC with deranged peripherals!
Fun in the frequency domain 🤓 Camera pointed at it's own display also showing audio FFT for cool glitchy visualizer effect. Video processing all done in PipelineC hardware. And how?
https://github.com/JulianKemmerer/PipelineC/wiki/Example:-Video-Pipelines
#hardware #fpga #dsp #rtl #hdl #hls #verilog #vhdl #pipelinec
SystemLisp - an HDL simulator written in Common Lisp
#lisp #commonlisp #hdl #rtl #verilog #design #verification #vhdl #systemverilog #vlsi #programming #fpga
sayzard
Scientia
Hermit Crab Craig
HP van Braam
alios
GripNews
PipelineC
PipelineC
Gray Beard