Разработка DIY компьютера на базе FPGA

Желание поиграть в проектирование собственного процессора обычно приводит к покупке платы с FPGA . Но мне захотелось сделать шаг дальше и начать не с Verilog-а, а с паяльника. Это статья о том, как я занялся разработкой электроники, не имея почти никакого опыта в этой сфере. Цель - сделать устройство с FPGA на котором можно загрузить Linux, подключить экран и клавиатуру, а потом прямо там писать и компилировать код. Зачем это нужно? Это хобби. Практической ценности не имеет. Просто я так развлекаюсь. А сейчас у меня, к моему собственному удивлению, все задуманное получилось, и я хочу показать и похвастаться.

https://habr.com/ru/articles/910484/

#verilog #spinalhdl #riscv #fpga #diyкомпьютер

Разработка DIY компьютера на базе FPGA

Желание поиграть в проектирование собственного процессора обычно приводит к покупке платы с FPGA . Но мне захотелось сделать шаг дальше и начать не с Verilog-а, а с паяльника. Это статья о том, как я занялся разработкой электроники, не имея почти никакого опыта в этой сфере. Цель - сделать устройство с FPGA на котором можно загрузить Linux, подключить экран и клавиатуру, а потом прямо там писать и компилировать код. Зачем это нужно? Это хобби. Практической ценности не имеет. Просто я так развлекаюсь. А сейчас у меня, к моему собственному удивлению, все задуманное получилось, и я хочу показать и похвастаться.

https://habr.com/ru/articles/910484/

#verilog #spinalhdl #riscv #fpga #diyкомпьютер

More embedded #rust on #VexRiscv on #SpinalHDL fun:

https://craigjb.com/2024/09/12/probe-rs-vexriscv/

Quanto è difficile disegnare un microprocessore capace di far funzionare Debian? Serve un esercito di ingegneri, o lo sforzo è alla portata di un singolo individuo?

Charles Papon è riuscito nell’impresa da solo! Per riuscirci ha creato #SpinalHDL, un linguaggio più astratto di Verilog e VHDL.

In questo video Charles Papon mostra il suo microprocessore in funzione su un FPGA e riesce persino a giocare a Doom!

https://peertube6.f-si.org/w/6sTipzg5dy8Ya83gNjLvrN

Presentazione: https://wiki.f-si.org/index.php?title=Moving_toward_VexiiRiscv

#VexiiRiscv

"Open source CPU and SoC design: the flow, the challenges and a perspective"

Listen to the experiences of Charles Papon tomorrow (Thursday April 11) at 13:00 CEST:
https://www.ngi.eu/event/webinar-open-source-cpu-and-soc-design/

#RISCV #CPU #SpinalHDL #NGI0

There is a free SpinalHDL webinar this weekend. It is my favorite HDL.

#Forth #SpinalHDL #Verilog #HDL.

https://github.com/SpinalHDL/SpinalHDL/discussions/1235

I now have a blinky running on my #picoice board generated using #SpinalHDL and APIO.

Getting the initial J!Sc running on a non supported board looks quie difficult because of all of its additional features.

Kathi talks about "Fuzz-testing of #SpinalHDL designs" at #MBMV2023.

👉 https://ics.jku.at/files/2023MBMV_Fuzz-testing-of-SpinalHDL-designs.pdf

#Fuzzing #EDA #hardware #verification