Тополог интегральных схем: от первой лабораторной с D-триггером к реальной инженерной практике

Профессия тополога — одна из самых закрытых, недооцененных и в то же время важных в современной микроэлектронике. Когда мы говорим о процессорах, видеокартах и других чипах, мы знаем, что внутри у них миллиарды транзисторов. Но вряд ли задумываемся — кто же расставляет эти миллиарды транзисторов на кусочке кремния и, более того, заставляет их работать как единое целое, превращая в мощный процессор. Это инженеры — топологи цифровых интегральных микросхем (ИМС). Они участвуют в создании любой современной электроники: мобильных телефонов, космической аппаратуры, процессорных ядер и системы связи 5G. Меня зовут Илья Пеплов, я старший инженер по разработке СнК в отделе физического синтеза полупроводников в YADRO. В статье расскажу, как устроена моя профессия изнутри, чем физический дизайнер отличается от других топологов, где этому учат и почему спрос на топологов очень высокий

https://habr.com/ru/companies/yadro/articles/987542/?utm_source=habrahabr&utm_medium=rss&utm_campaign=987542

#снк #soc #vlsi #ic_design #physical_design #cadence #synopsys #open_lane #vivado #fpga

Xilinx AXI DMA v7.1 (Simple Mode)

Я заметил, что в сообществе FPGA многие задают вопросы, которые можно решить с помощью DMA. Сделал поиск по Хабру в поисках чистых статей о том, как запустить DMA и не нашел таких. Поэтому решил в этой статье собрать свои знания в кучу и показать, как пользуюсь DMA . Это будут чистые примеры, без лишней информации, также будут сравнительные тесты разного характера.

https://habr.com/ru/articles/974008/

#FPGA #MicroBlaze #Vivado #DMA

Новое поколение ПЛИС это не только про повышение частоты…

Прослеживается тенденция, что сложность CLB повышается, сами примитивы становятся хитрее. От сюда вытекает вопрос, а на сколько эффективными становятся ячейки, и сколько ресурсов ПЛИС они экономят в сравнении с предыдущими поколениями?

https://habr.com/ru/articles/971560/

#ise #vivado #xilinx #fpga #ПЛИС

S'il vous plaît, faites nous des interfaces de configurations sous forme de fichiers texte.

Que je puisse tout configurer dans un fichier que je versionne proprement avec git et que je n'ai plus qu'à lancer un script pour générer les bitstream et autre fichiers de config.

J'en peu plus de ces clic-clic ultra-buggés en vieux java qui s'affichent mal et mettent des plombes à cocher/décocher.

Sans parler des messages d'erreurs obscures qui surgissent qu'au bout de 30 min de calcul !

#quartus #intel #vivado #amd #xilinx #fgpa #flf #liberté #vhdl #verilog #java #bitstream

Процессорный модуль Corgi SoM v1 на базе Xilinx Zynq-7000

Коллеги, приветствую, обзорная статья работы с Corgi SoM v1 на базе AMD (Xilinx) Zynq-7000. Статья охватывает работу модуля с Vivado IDE, Vitis IDE, подготовку базового образа, работу с Embedded Linux (u-boot, device tree, linux kernel, rootfs). Подготовку образа для SPI NOR памяти, SPI NAND памяти и сопутствующие моменты необходимые для старта работы с данным модулем. Дополнительно статья будет полезно для linux embedded разработчиков, которые делать будут bring-up плат на базе AMD(Xilinx) zynq платформ.

https://habr.com/ru/articles/948280/

#xilinx_zynq #embedded_linux #vivado #uboot #device_tree #fpga #linux_kernel

#FPGA dorks. I'm running into an issue where #vivado says: multiple drivers on MMCM pins when I use a known good block (LVDS deserializer from appnote xapp523) in the vivado block diagram for a 7 series #xilinx #zynq part (snickerdoodle black). I get the error even if I pin out directly to top level pins. I hate using the gui because it hides too much magic. Has anyone hit this madness before?

I'm trying to deserialize a 1.024 Mbps 8b10b lvds to get it on the linux side for storage on disk.

FPGAspreading way of synthesis.

- Download `tar`archive : 125GB
- Unflat archive : +125GB
- Launch installer and install : + 210GB

Total space required for full installation : 460GB !

#fpgastreading #fpga #xilinx #vivado #amd