Wow, what a fantastic write-up! Multi arch #k0s clusters, including #RISCV! Awesome!
https://opvolger.github.io/posts/10inch-rack/2026-04-14-multi-arch-k8s-cluster/
Wow, what a fantastic write-up! Multi arch #k0s clusters, including #RISCV! Awesome!
https://opvolger.github.io/posts/10inch-rack/2026-04-14-multi-arch-k8s-cluster/
pero tras este inocente led hay un RISCV RV32I segmentado, con interrupciones y registro de control implementados. Capaz de ejecutar un total de 49 instrucciones diferentes....
Lo que vemos es sólo la punta del Icebereg!!! #FPGA #RISCV #AlhambraII
¡Ya tengo terminado el #RISCV segmentado para el curso del HADES-V! Pasa todos los tests. Ahora es el momento de sintetizarlo para la #AlhambraII En esta simulación se ve el momento exacto en el que se envía el patrón 0xAA a los LEDs de simulación
Este es el repo "en sucio", sin instrucciones y sin documentar todavía
https://github.com/Obijuan/Learn-System-Verilog/tree/main/wiki/log/examples/29-writeback
Der StarFive #VisionFive2 #sbc #riscv
https://raspithek.de/hardware/single-board-computer/starfive-visionfive2/

Der StarFive VisionFive2 ist ein vier-kerniger RISC-V SBC, der schon eine Weile in meiner Pipeline gewartet hat. StarFive VisionFive2 Ungewöhnlich am VisionFive2 ist, dass auf dem Board kein Wi-Fi Modul verbaut ist. Dafür hat der SBC zwei 1 GBit Ethernetbuchsen und vier USB 3.0 Anschlüsse. Er wird mit 2,4 oder 8GB Arbeitsspeicher angeboten. Ich habe
Yoooo peeps new demo for for #RISC_V dropt, as always demosceners show on how to its done:
