HabrRisk-V и запуск К1921ВГ015
Получив макетные платы, стало необходимостью запустить демо проект. Для него потребуется также JTAG, компилятор и OpenOCD. Сам JTAG использовался DirtyJTAG . Ну а дальше разбираемся.
Многопоточный софт-процессор с архитектурой RISC-V… немного размышлений
Предполагается, что многопоточный вариант софт-ядра, позволит эффективнее встраивать его в FPGA-проекты в качестве управляющего, контролирующего блока. Выделенные теневые регистры состояний позволят упростить переключение контента между программными задачами и, дополнительно, упростят блок обработки прерываний. Следование концепции архитектуры RISC-V в некоторых моментах упрощает написание и поддержку программного кода на языках высокого уровня хотя в практике относительно небольших, или сильно специфических проектов выгоднее работать в рамках виртуальных языковых машин, или разрабатывать DSL. . В предложенной реализации микроархитектуры контексты потоков сохраняются в наборах т.н. теневых регистров, отображаемых в момент выполнения потока на регистры общего назначения x0-x31 и программный счетчик (PC). Предлагаемая концепция управления потоками выполнения предназначена, прежде всего, для софт-процессоров, и для систем с одним уровнем привилегий – машинным – уровень микроконтроллерных встраиваемых систем. Все потоки предполагаются равноправными и работающими в едином адресном пространстве. Защита данных потоков и контроль за доступом к общим переменным выносится на уровень программного обеспечения. Рассмотрение ведётся для минимального набора инструкций I+Zicsr (целочисленные операции плюс работа с регистрами специального назначения (CSR). Для управления и настройки параметров потоков предлагается задействовать набор CSR-регистров.
https://habr.com/ru/articles/1018752/
#RISCV #IPядра #софтпроцессор #многопоточность #hart #прототипирование
Hublai (charismatic megafauna)youtube.com/watch?v=0fWF...
#1bit #LLM #noGPU #noNPU #justCPU
The prospect of functional #edgeLLM in a #RISC-V instruction extension (or M chip) already may have popped #AIbubble. The #TurboQuant #KVC optimization was less disruptive than this approach to small AIs useful for #privacy or #latency.
The End of the GPU Era? 1-Bit ...
The End of the GPU Era? 1-Bit ...
The End of the GPU Era? 1-Bit LLMs Are Here.
prefix.devRISC-V in Europe and China has real momentum. Pixi actually has supported this new hardware architecture since a while, but the @openKylin project has made it real. In this blog post we explore how Pixi support RISC-V!
Pixi supports RISC-V
As the RISC-V ecosystem matures from silicon to software, one piece has been missing: a modern, cross-platform package manager that makes it as easy to develop on RISC-V as on x86 or ARM. That changes today. Pixi now natively supports RISC-V (riscv64), bringing the full power of the conda ecosystem to open hardware.
OS-SCIEurope once led in hardware innovation with Philips & Tulip. Now, closed architectures dominate. RISC-V offers a path to true digital sovereignty. Time to reclaim our tech independence! #HardwareSovereignty #RISCV https://os-sci.com/blog/our-blog-posts-1/hardware-sovereignty-181
cnx-software.comTelink TL3228 – Low-power, low-latency dual-core RISC-V wireless MCU supports Bluetooth 6.0, 802.15.4, and 2.4 GHz proprietary
Telink TL3228 – Low-power, low-latency dual-core RISC-V wireless MCU supports Bluetooth 6.0, 802.15.4, and 2.4 GHz proprietary
Telink has launched the TL322x wireless MCU family, starting with the TL3228, featuring a 192 MHz dual-core RISC-V MCU, and supporting Bluetooth 6.0, Matter, Thread, Zigbee, RF4CE, and proprietary 2.4GHz protocols for Smart Home, asset tracking, "8K" gaming accessories, and more The chip supports the recent Bluetooth features such as Channel Sounding, AoA/AoD, and LE Audio, as well as the company’s proprietary HDT technology delivering up to 6 Mbps data rate and ultra-low latency. Telink TL3228 specifications: Dual-core CPU 32-bit Andes D25F RISC-V core with FPU up to 192 MHz 32-bit Andes N22 RISC-V core Memory - 384 KB SRAM Storage - 2.5 MB of NVM (Flash + RRAM) Connectivity Bluetooth 6.0 Channel Sounding Mesh Networking Bluetooth LE AoA/AoD location services 802.15.4 radio for Zigbee, Thread, Matter, RF4CE 2.4GHz Proprietary 2.4GHz radio data rates - 1Mbps, 2Mbps, 4Mbps, 6Mbps; Bluetooth LE PHY: LE 2M, LE Coded Bluetooth LE Multiple Connections - 4x
LinuxGizmos.comSeeed Studio reTerminal D1001 Targets HMI Systems with ESP32-P4 and Integrated Display
Mike CzerskiI've seen posts that K1 Spacemit & Ky X1 are in fact the same CPU/Soc. So to test this, I've installed Armbian's BFI-F3 IOT Ubuntu image on my OrangePI RV2. Booted/works fine, just had to change the dtb in extlinux.conf in order for the 1Gbps lan&wifi (5Ghz with WPA3) to work.
Don't waste your time with OrangePis own Ubuntu dist, its quite broken in some aspects.
chinadailybrief.com/article/69c5...
#Kunminghu #Ruyi #RISC-V #RVA23
#opensource #ChinaAI #NPU
China’s Open-Source Gambit: Be...
China’s Open-Source Gambit: Be...
China’s Open-Source Gambit: Beijing Accelerates RISC-V Pivot as SMIC Profits Surge
China is accelerating its independence from Western chip architectures by launching the high-performance RISC-V 'Xiangshan' processor and 'Ruyi' OS. Bolstered by a 36% profit surge at SMIC and full capacity utilization at Hua Hong, the nation is building a comprehensive, localized semiconductor ecosystem backed by its largest tech conglomerates.
GuyRE: https://social.heise.de/@heiseonlineenglish/116319714051759147
I'm really keen to see more diversity in the chip core market. This will be very beneficial down the line for a healthy oligopoly of competing designs.
And I like it especially as the RISC-V design spec is open source. So, very relevant to be promoted and pushed by those barred from popular, commercial designs favoured in 'The West' (TM).