🌘 透過 JLink 在 Pinecil 上實現 JTAG 調試
➤ 深入底層:為 Pinecil 解鎖 JTAG 除錯功能
https://danielmangum.com/posts/jlink-jtag-pinecil/
本文記錄了作者如何利用 JLink 除錯器對 Pinecil 電烙鐵進行 JTAG 連接的過程。隨著 Zephyr OS 對 Bouffalo Lab BL706 微控制器支援度的提升,作者進一步深入探索了除錯需求。透過自製轉接板並正確對接引腳,作者成功實現了對底層 SiFive E24 核心的調試,不僅能監控系統初始化與驅動程式行為,還能透過 GDB 進行單步除錯,為 Pinecil 的開發提供了更強大的底層診斷能力。
+ 太棒了!有了 JTAG 調試,對 Pinecil 進行韌體開發時排查系統啟動問題就容易多了,不再需要單靠 UART 打印日誌。
+ 對於剛開始玩 RISC-V 的人來說,這篇引腳對接的說明非常有參考價值,特別是那個 VTref 接線的注意事項。
#硬體開發 #嵌入式系統 #RISC-V #Pinecil #除錯工具
JLink JTAG Access on the Pinecil

It has been more than two years since I bought a Pinecil soldering iron and wrote about soldering the breakout board and accessing the UART. I’ve been doing more work with the Pinecil as of late following the addition of upstream support for the Bouffalo Lab BL706 MCU in Zephyr (big shout out to @VynDragon, @will-tm, @josuah, and everyone else who has been contributing to the upstream Bouffalo Lab efforts!).

Before you continue

De ahí nació el concepto 𝑹𝑰𝑺𝑪 —Reduced Instruction Set Computer—, una filosofía que influyó profundamente en estaciones de trabajo, supercomputadoras, consolas, dispositivos móviles y procesadores modernos.

Su trabajo le valió el Premio Turing en 1987 y lo convirtió en una figura clave de la arquitectura computacional.

𝐉𝐨𝐡𝐧 𝐂𝐨𝐜𝐤𝐞 no solo diseñó procesadores: ayudó a redefinir cómo debía pensar una computadora.

#retrocomputingmx #johncocke #IBM #RISC #retrocomputing #computerhistory

𝐉𝐨𝐡𝐧 𝐂𝐨𝐜𝐤𝐞, el genio silencioso de 𝗜𝗕𝗠, fue una de esas mentes que cambiaron la computación sin buscar reflectores.

Matemático, investigador y pionero de la optimización de compiladores, 𝐂𝐨𝐜𝐤𝐞 lideró en 𝗜𝗕𝗠 el proyecto 801, una arquitectura experimental que demostró una idea revolucionaria: un procesador podía ser más rápido si ejecutaba instrucciones simples, bien optimizadas y en menos ciclos.

#retrocomputingmx #johncocke #IBM #RISC #retrocomputing #computerhistory #TechHistory

لينوس تورفالدس أوقف إدراج تصحيحات RISC‑V في Linux 6.17
💡 السبب: الكود غير مستقر وحاجته للمعايير لا تزال تنقّب عليه، فالمستقبل أفضل مع تحديثات لاحقة.

- عدم كفاية الأداء التقني
- الحفاظ على استقرار النواة
- انتظار تحسينات من المجتمع

#لينكس #RISC-V #مفتوح_المصدر #تشفير #الخصوصية

🔗 https://news.google.com/rss/articles/CBMi3gJBVV95cUxPN1FrNkszemFOZUV4S1ZvclVqaVJqQUhmeGhRcVJLc1JBV3RtMkNMVGMzQWtDMDZXQzdKWlpVa1lGTElhM3RRTDM1WkE2bE11RGprek5hV005ZUZJVjV4VWNjUUY4YkluQVdWcnF2YTNxbEpMc0tpdlNtRS11T0RPeTJzYlc0eTI0YzhFS2htVnZCSTJJalN0NmFtSWJpTG9ZUW5iLVRvSzZSRTN6UjRlU1Exbkc2TEZCU2NvSWgyNVNKcnpaM2xMOFY3OUpYdkpQUVpyemhweXZRVUMyaGkxLXJEVjRUbmU0T0hlWV9uMmdrd0J4NnlIVDJXUUVmS2xhbjZaYTA2bHhULWMyZFdUejJJOXRTQXZHaFpqVHA0OHY0WXFEaFlFekNaQklsZkFtLWJJTUE5RlExVlhBaVpSZlQ2dXhpQi1DbWJuSDNtc244NzNNM1lLX3RiVldIUQ?oc=5

Before you continue

Before you continue

Before you continue

حاسوب Vividnode المصغر يُطلق من اليابان بمعالج RISC‑V لتطبيقات الذكاء الاصطناعي.

- بنية مفتوحة توفّر كفاءة طاقة عالية.
- يشغّل نماذج AI متقدمة على موارد محدودة.
- مثالي لإنترنت الأشياء، الروبوتات، والأنظمة المدمجة.

#RISC-V #AI #EdgeComputing #IoT #OpenHardware

🔗 https://news.google.com/rss/articles/CBMi_AFBVV95cUxQWEMyMDlEbTlKTUQ1allkLXB0a1pWOTdSa2NNd2FCaVctVGdhU2hJbU5nNDRWNU9RcG5iTXB2TWZ2aVl3NmQtS1NDY2F4eVZ5VDM0YkdxdUxhWGxoQURiZXF0eXk4bVZBXzdEcDVkVEh3S0tGcWZxRFg3dDVFbFd5a3hERGhVRG1mckhlOXZyYXR3RTFIek8xVXhheloybVYzTTNpTXl3Ynd2Y2s1NmxvRzRqeHhfdExIYVBrSXFXRElRYURaM3VUTGxXSmhXN1dBLWRmVUE3RkhjYUhTcV9mMDZPdXNUM0gzOXpubzZDaHRnX0lOY3ZhbGJiZHc?oc=5

Before you continue

Damals, als Computerhersteller noch eigene CPUs gebaut haben, z. B. die UltraSPARC von Sun. Enjoy: https://www.youtube.com/watch?v=AVDcAyMq_ro #vintagecomputing #sparc #uötrasparc #sun #risc #cpu
UltraSPARC Processors Documentary Video

YouTube
🌘 EMiX:突破單一 FPGA 限制的模擬技術
➤ 透過分散式 FPGA 互聯,破解晶片模擬的規模瓶頸
https://arxiv.org/abs/2604.27012
在晶片設計的預矽(pre-silicon)驗證階段,FPGA 模擬至關重要。然而,隨著多核心繫統規模日益龐大,單一 FPGA 的硬體資源往往難以負荷,限制了系統級模擬的發展。本文介紹了 EMiX,這是一個具備高度擴展性的多 FPGA 模擬框架,專為多核心 RISC-V 架構設計。EMiX 透過系統性的分割技術,將大型設計拆解並部署於多個互聯的 FPGA 上,無需重新設計 RTL,即可在維持效能與可擴展性的前提下,實現大規模系統模擬。研究團隊已成功驗證以 8 片 Alveo U55c FPGA 組成的叢集執行 64 核心架構,並順利運行 Linux 作業系統。
+ 這對於 RISC-V 生態系統是一大福音,能夠在不更動 RTL 的前提下進行全系統模擬,大大降低了驗證大型 SoC 的門檻。
+ 雖然這項技術非常實用,但多
#硬體架構 (Hardware Architecture) #RISC-V #FPGA 模擬
EMiX: Emulating Beyond Single-FPGA Limits

FPGA-level emulation is a key step in pre-silicon chip design validation. However, emulating large-scale multi-core systems increasingly exceed the hardware resource capacity of a single FPGA, limiting the feasibility of full-system emulation. To address this challenge, we introduce EMiX, a scalable multi-FPGA framework that enables distributed emulation of multi-core RISC-V architectures beyond single-FPGA resource limits. EMiX systematically partitions a monolithic multi-core design into multiple components and deploys them across multiple interconnected FPGAs, effectively exploiting inter-FPGA interconnects to balance scalability and performance without requiring fundamental RTL redesign. We prototype EMiX with a 64-core architecture across eight interconnected Alveo U55c FPGAs (scalable on core and FPGA counts), successfully demonstrating full-system execution including Linux boot. EMiX will be released as an open-source platform.

arXiv.org