Habr

MLIR-to-RTL simulation flow: от linalg.matmul до systolic array

Привет! Хотел бы рассказать о своем MVP проекта hw-mlir-lab , где я использую MLIR для lowering операции умножения матриц ( matmul ) на systolic array, который я симулирую в Verilator.

https://habr.com/ru/articles/1045754/

#MLIR #verilog #verilator #rtl #asic #asic_design #compiler #hardware_acceleration #system_on_chip

MLIR-to-RTL simulation flow: от linalg.matmul до systolic array

Вводная Привет! Хотел бы рассказать о своем MVP проекта hw-mlir-lab , где я использую MLIR для lowering операции умножения матриц ( matmul ) на systolic array, который я симулирую в Verilator. 1....

Хабр
Jun 10 at 5:52amWeb