Верификация цифровых схем. Маршрут функциональной верификации

Данная статья — это своего рода продолжение Верификация цифровых схем. Обзор. . В ней хотелось показать некоторые типы тестовых окружений для функциональной верификации и особенности работы с ними. Хотя у каждой компании/проекта есть свой маршрут функциональной верификации, возникший в определённых обстоятельствах — порождение опыта, ошибок и обстоятельств, — не всегда применяемые там решения являются предметом гордости. И если вам случилась такая удача — разработать новое тестовое окружение или переработать существующее, — данный материал может подтолкнуть в сторону оптимального варианта в некоторых случаях. Может, и не подтолкнуть… или подтолкнуть не туда... Хочу обратить внимание на слово функциональный : в данной статье я не буду затрагивать формальную верификацию и эмуляцию , т.к. эти темы довольно большие сами по себе.

https://habr.com/ru/articles/969476/

#функциональная_верификация #интергральные_микросхемы #verification #systemverilog #asic #asic_design #uvm