Создаем I2C Master Controller на Verilog. Тестируем ядро

По результатам написания прошлой статьи у нас получился объемный модуль для реализации функций низкоуровневого управления шиной I2C, который формирует управление линиями SCL/SDA, поддерживает мониторинг шины, ведет передачу и прием данных. В этой статье я предлагаю организовать полноценное вдумчивое тестирование всего что получилось. Всем заинтересованным - добро пожаловать под кат! 🙂

https://habr.com/ru/companies/beget/articles/1024342/

#verilog #verilator #iverilog #gtkwave #i2c_master_controller #testbench #icarus_verilog

I don't understand how iverilog / Icarus Verilog handles writing data directly at the edges... It leads to behavior I don't understand.

https://git.uvok.de/fpga-exper/tree/fifo.tb.v?h=main
https://git.uvok.de/fpga-exper/tree/my_mem.tb.v?h=main

#fpga #verilog #iverilog