📡 A fascinating talk (German) by Matthias DL9MJ 🎙️ on combining RISC-V with analog RF design — resulting in TinyWhisper, a custom chip fabricated in 130nm! 🤯 🏫 Done by @ce at JMU Würzburg and importantly JKU Linz!

#HAMRADIO #HAMR #ASIC #RISCV #WSPR

🔗 https://media.ccc.de/v/eh23-open-source-chip-design-a-new-playground-for-ham-radio#t=989

Inside the PIC64-HPSC: the SiFive powered RISC-V SoC that NASA intends to fly on every future mission | BonTech Labs

https://lemmings.world/post/43717830

Inside the PIC64-HPSC: the SiFive powered RISC-V SoC that NASA intends to fly on every future mission | BonTech Labs

https://lemmy.blahaj.zone/post/40794241

Risk-V и запуск К1921ВГ015

Получив макетные платы, стало необходимостью запустить демо проект. Для него потребуется также JTAG, компилятор и OpenOCD. Сам JTAG использовался DirtyJTAG . Ну а дальше разбираемся.

https://habr.com/ru/articles/1018758/

#riscv #embedded #mcu #к1921вг015

Многопоточный софт-процессор с архитектурой RISC-V… немного размышлений

Предполагается, что многопоточный вариант софт-ядра, позволит эффективнее встраивать его в FPGA-проекты в качестве управляющего, контролирующего блока. Выделенные теневые регистры состояний позволят упростить переключение контента между программными задачами и, дополнительно, упростят блок обработки прерываний. Следование концепции архитектуры RISC-V в некоторых моментах упрощает написание и поддержку программного кода на языках высокого уровня хотя в практике относительно небольших, или сильно специфических проектов выгоднее работать в рамках виртуальных языковых машин, или разрабатывать DSL. . В предложенной реализации микроархитектуры контексты потоков сохраняются в наборах т.н. теневых регистров, отображаемых в момент выполнения потока на регистры общего назначения x0-x31 и программный счетчик (PC). Предлагаемая концепция управления потоками выполнения предназначена, прежде всего, для софт-процессоров, и для систем с одним уровнем привилегий – машинным – уровень микроконтроллерных встраиваемых систем. Все потоки предполагаются равноправными и работающими в едином адресном пространстве. Защита данных потоков и контроль за доступом к общим переменным выносится на уровень программного обеспечения. Рассмотрение ведётся для минимального набора инструкций I+Zicsr (целочисленные операции плюс работа с регистрами специального назначения (CSR). Для управления и настройки параметров потоков предлагается задействовать набор CSR-регистров.

https://habr.com/ru/articles/1018752/

#RISCV #IPядра #софтпроцессор #многопоточность #hart #прототипирование

RISC-V in Europe and China has real momentum. Pixi actually has supported this new hardware architecture since a while, but the @openKylin project has made it real. In this blog post we explore how Pixi support RISC-V!

https://prefix.dev/blog/pixi-on-riscv

#RISCV #EuroHPC