Nice visualization!
emulsiV - Simulator for Virgule, a minimal processor based on the RISC-V architecture https://eseo-tech.github.io/emulsiV/ #RISCV #CPU
Nice visualization!
emulsiV - Simulator for Virgule, a minimal processor based on the RISC-V architecture https://eseo-tech.github.io/emulsiV/ #RISCV #CPU
@zsteva Ja sam se mlatio sa ESP8266 pre 6-7-8 godina, uradio par prototipova nekih sokoćala, al' bukvalno nikad nisam koristio asembler. Mada, ESP8266 jeste RISC al' ne i RISC-V.
Sem sporadičnog izd*kavanja, hobija radi, u asembleru za Intelove 64bit CPU, cenim da sam asembler stvarno koristio poslednji put pre 30+ godina, programirajući i8051 MCU.
P.S. NIkada sebe nisam tako doživljavao, al' ja sam, zapravo, Java programer - statistički, najviše programa sam napisao u Javi ili za JVM. 😎
@zsteva Moj maturski rad se zvao "Mašinski jezik mikroprocesora Intel procesora serije 80x86" 😎
Jedno vreme je kružio naokolo po BU i koristili ga ljudi kao skriptu a onda mu se izgubio trag. Imam pripremu, tri seta fajlova - za tekst, za slike, za tabele (jer nisam imao neki program a ni dovoljno jak računar u kome bih mogao da napravim neki prelom kao što bi se danas lagano uradilo u Wordu i inim) al' nikako da se namolim i, bar sebi za dušu, ga pripremim i pretvorim u PDF kako valja.