HabrЗачем нужен Design for Testability (DFT) и как его реализуют в FPGA
Привет, Хабр! Меня зовут Антон Осетров, я разрабатываю СнК в компании
https://habr.com/ru/companies/yadro/articles/1006004/
#dft #design_for_manufacturing #rtl #fpga #fpga+soc #verilog #testing #испытания #design_for_testability #atpg
