HabrNov 12

Шпаргалка по AXI: Краткое описание интерфейса

Обзор интерфейса AMBA AXI на основе Introduction to AXI. Может быть полезным тем, кто хочет быстро понять основные его фишки.

https://habr.com/ru/articles/965524/

#axi #для_чайников #axi4 #interface #amba #spec #specification #verilog #fpga #soc

Шпаргалка по AXI: Краткое описание интерфейса

Любой прочитавший эту статью Привет, Хабр! Недавно я начал изучать такой интерфейс, как AXI, и столкнулся с тем, что нигде нет достаточно короткого описания, что в нем должно быть, и за что отвечают...

Хабр
amiloradovskySep 22, 2024
#AXI4 Stream bus is quite self evident but still there are nuances, e.g. the roles of TSTRB and TKEEP w.r.t. TDATA:
- regardless of TDATA width (must be multiple of 8) the bus is transferring individual *bytes* in order
- "null bytes" are those bytes which are in the stream due to essentially timing requirements and may be removed/ignored
- while "position bytes" are there just for the sake of taking up certain amount of space, must be kept but their values are unimportant
- the combination of TKEEP and TSTRB defines which one the byte is
Stereophonic