FPGAの入出力タイミング制約を可視化するシミュレータを作った - Qiita

FPGA タイミング制約シミュレータを作った — 波形・スラック・XDC をリアルタイム可視化 はじめに FPGA設計で set_input_delay / set_output_delay を書くとき、「この値どこから来てるんだっけ？」と毎回なります。 データシートか...