#veriloghdl

always @ (posedge(clk), posedge(rst))

書き方が異なるな、このコード