Загружаем bitstream из Linux через FPGA Manager на Zynq-7000

Добрый день! В прошлой статье мы подготовили кастомную плату на Zynq-7000 для загрузки Linux: Buildroot, U-Boot SPL, device tree и минимальная rootfs уже работают. Но PL-часть при этом оставалась почти пустой. На первых этапах bring-up это нормально: bitstream обычно шьют через JTAG или кладут в BOOT.BIN, чтобы FPGA конфигурировалась ещё до старта Linux. Но для реального проекта такой подход быстро становится неудобным: иногда нужно менять PL-логику уже после загрузки системы. В этой статье разберём, как загрузить bitstream в Zynq-7000 из Linux через FPGA Manager, какие параметры ядра для этого нужны, и как завернуть загрузку в небольшую C++ утилиту.

https://habr.com/ru/articles/1052912/

#FpgaManager #Xilinx #zynq7000 #RKZYNQ7020F_REV1_1 #Bitstream #Devece_Tree_overlay

Posted to: #openFPGALoader #irc channel:

Hello. I'm new here. I was in need of support for indirect flashing of a flash part that is not supported by #vivado. I am working on adding support for the #Winbond W25Q256PW and #Xilinx XCAU7P-1SBVC484E, and have a working prototype. I will push it to my fork. Would this be a contribution others are interested in?

I also produced a PR:
https://github.com/trabucayre/openFPGALoader/pull/680

#FOSS tools are great. I couldn't have added this support to #vivado without a binary patch.

AMD/Xilinx 7-series GTP question:

Has anyone used 10GBASE-SR SFP+ transceivers to link GTPs of two Artix 7 FPGAs on different boards?

In other words, I'm interested in using the transceiver as a "raw" optical interface at, say, 5 to 6 Gbps line rate, within the GTP specifications, rather than the 10.3125 Gbps that would be used for 10G Ethernet.
This obviously depends on the transceiver to be dumb, like an SR or LR, and not reformat the signal, do WDM, etc.

#AMD #Xilinx #Artix7 #GTP #SFPplus

Vivado Drops Linux Support

Will Xilinx's decision to abandon Linux support cripple open-source FPGA? Discover the implications on FPGA development and cloud-based alternatives.

https://airanked.dev/posts/vivado-drops-linux-support

#FPGADevelopment #Xilinx #Vivado #LinuxSupport

With xilinx dropping linux support on the free tier, I've tried to point a few people at nextpnr-xilinx. But it turns out it is not obvious exactly what repo to use and how to use it, so I wrote a small quick start guide that worked for me and which I can point people to https://codeberg.org/TheZoq2/nextpnr-xilinx-quickstart

#fpga #xilinx

Time to boycott AMD! The free Vivado licenses for Linux are canceled.
Synthesis toolchains and FPGA bitfile formats should be open and free.

https://www.amd.com/en/products/software/adaptive-socs-and-fpgas/vivado/vivado-licensing-options.html#whats-changing

https://f4pga.org

#FPGA #Xilinx #AMD #Vivado #Linux

RT @lauriewired: Die Hardware in alten chinesischen Cloud-Beschleunigerkarten beeindruckt mich nie. Wenn du auf dem chinesischen eBay (Idlefish) stöberst, kannst du ein Xilinx UltraScale-FPGA für etwa 50 US-Dollar bekommen. Zum Vergleich: Der gleiche Rohchip kostet auf Mouser aktuell etwa 2.100 US-Dollar.

mehr auf Arint.info

#CloudHardware #FPGA #HardwareDeals #SiliconValley #TechDeals #Xilinx #arint_info

https://x.com/lauriewired/status/2056065420386590810#m

Запуск Vivado 2019.1 на Orange Pi 3 LTS через QEMU

Если вам интересно как выглядит работа Vivado на одноядерном ARM процессоре с частотой 1.8 ГГц, и 2 Гб ОЗУ, то я вам это покажу, и расскажу, как я запустил и успешно прошил плату (ДА! Собрал проект и прошил).

https://habr.com/ru/articles/1033766/

#Vivado #Xilinx #FPGA #OrangePi #Orange_Pi_3 #QEMU

Как мы прототипировали контроллер PCI Express от стороннего производителя

Привет! Я Константин Павлов, старший инженер по разработке СнК в компании YADRO . В этой статье я поделюсь опытом, полученным нами при прототипировании подсистемы PCI Express на ПЛИС. Прототипирование здесь — это когда мы берем код на SystemVerilog, предназначенный для запуска исключительно на ASIC, и далее через минимальные воздействия адаптируем его, чтобы запустить на FPGA. Зачем это нужно? Дело в том, что производство ASIC занимает очень много времени, а ошибки крайне дороги. Поэтому, чтобы дать возможность программистам отлаживать код, писать драйверы, настраивать систему, причем гораздо раньше, чем реальный чип будет произведен, — для этого и делают ранние прототипы на ПЛИС. Я перечислю стандартные этапы прототипирования, а затем подробно остановлюсь на более интересных приемах работы с кодом, которые нам пришлось применить.

https://habr.com/ru/companies/yadro/articles/1011186/?utm_source=habrahabr&utm_medium=rss&utm_campaign=1011186

#pcie #xilinx #phy #плис #прототипирование