Start rtl counter with a timer that is initialized 10 seconds from a 32bit wrap point so that the software handling of wrap-around is well exercised during development.

#rtl #fpga #verilog #vhdl #xilinx #alchitry #eureka #protonpack #software #softwaredevelopment #hardware #embedded #fensterFreitag

#XILINX#FPGA #XC3S5000 にNANDコントローラを実装していたSSDが存在していたらしい。販売価格はいくらだったんだろうか?

"ちょうど殻割りしたSSDが1枚あるけど、2.5"なんだよな…5Vで動くから使えるはずなんだけど、サイズがほぼiPodと同じだ。ネット調べたけど同じようなことやってる人いないなー。"
https://x.com/i/status/596338315218931713?

«Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель сообщества FPGA-Systems и одноименного журнала, ПЛИСовод-энтузиаст и по совместительству старший инженер по разработке СнК Погружаемся в ПЛИСоводство →

https://habr.com/ru/companies/yadro/articles/992190/

#fpgasystems #fpga #asic #xilinx #altera #плис #lattice #embedded_fpga #highlevel_synthesis #efpga

«Если ты не страдал — ты не считаешься ПЛИСоводом»: подкаст «Битовые маски» с Михаилом Коробковым

В подкасте «Битовые Маски» ведущие Лена Лепилкина и Антон Афанасьев обсуждают с экспертами системное программирование и разработку «железа». В 25-м выпуске гостем стал Михаил Коробков — создатель...

Хабр
M8SBC-86 Is An FPGA-Based “Kinda PC Compatible” 486

Given the technical specs of the FPGAs available to hobbyists these days, it really shouldn’t be a shock that you can implement a 486 core on one. In spite of knowing that in the technical se…

Hackaday

Does anyone have experience with (or even example designs for) the inexpensive Chinese OpenSourceSDRLab KU5P Kintex UltraScale FPGA Development Board boards?

https://opensourcesdrlab.com/products/opensourcesdrlab-ku5p-fpga-development-board-xcku5p-fmc-hpc-qsfp28-100g-optical-port-pcie30

#fpga #xilinx #ultrascale #kintex #ethernet

OpenSourceSDRLab KU5P FPGA Development Board XCKU5P FMC HPC QSFP28 100G Optical Port PCIE3.0

OpenSourceSDRLab KU5P FPGA Development Board XCKU5P FMC HPC QSFP28 100G Optical Port PCIE3.0

OpenSourceSDRLab

@root42

This was in the 2015-2020 timeframe.

Since then we've installed several racks with linux servers. Hired an engineer reporting to our department to manage everything. And another to manage test automation.

And finally this past month we decommissioned the last windows machine our department was holding on to to run legacy #Xilinx #ISE builds. I ported those scripts to #linux.

All this because IT was not providing service and treated us as untrusted threats in their threat modelling.

PSA: This just landed on my work feed:

Zynq UltraScale+ Design Advisory

https://adaptivesupport.amd.com/s/article/72992?language=en_US

#FPGA #Xilinx #vhdl #verilog #pcie

Новое поколение ПЛИС это не только про повышение частоты…

Прослеживается тенденция, что сложность CLB повышается, сами примитивы становятся хитрее. От сюда вытекает вопрос, а на сколько эффективными становятся ячейки, и сколько ресурсов ПЛИС они экономят в сравнении с предыдущими поколениями?

https://habr.com/ru/articles/971560/

#ise #vivado #xilinx #fpga #ПЛИС

Новое поколение ПЛИС это не только про повышение частоты…

В этой статье хочу рассмотреть различные ПЛИС со стороны потребления ресурсов одного и того же проекта. Всем известно, что ПЛИС состоит из блоков (CLB), а вот содержимое этих блоков качественно...

Хабр

hey fedi does anyone know much about reverse engineering fpga bitstreams? is that something that is doable? what tools do people use for this?

looking at a xilinx chip specifically, haven't identified the specific model yet, but it's one that's at least 20 years old

#FPGA #ReverseEngineering #embedded #xilinx

S'il vous plaît, faites nous des interfaces de configurations sous forme de fichiers texte.

Que je puisse tout configurer dans un fichier que je versionne proprement avec git et que je n'ai plus qu'à lancer un script pour générer les bitstream et autre fichiers de config.

J'en peu plus de ces clic-clic ultra-buggés en vieux java qui s'affichent mal et mettent des plombes à cocher/décocher.

Sans parler des messages d'erreurs obscures qui surgissent qu'au bout de 30 min de calcul !

#quartus #intel #vivado #amd #xilinx #fgpa #flf #liberté #vhdl #verilog #java #bitstream