Alibaba zmienia reguły gry. Nowy procesor Zhenwu M890 zaprojektowano specjalnie dla agentów AI

Chiński gigant technologiczny Alibaba zaprezentował autorski procesor nowej generacji przeznaczony do akceleracji sztucznej inteligencji – Zhenwu M890.

Układ opracowany przez zależną spółkę półprzewodnikową T-Head nie jest jedynie próbą załatania luki po zablokowanych przez USA dostawach od Nvidii. Projekt reprezentuje głęboką zmianę paradygmatu inżynieryjnego. Alibaba jako pierwsza na świecie stworzyła architekturę zoptymalizowaną stricte pod kątem obsługi autonomicznych agentów AI, a nie tylko klasycznego wnioskowania (inference).

Architektura skrojona pod autonomiczną pracę

Zhenwu M890 dostarcza trzykrotnie wyższą wydajność od swojego poprzednika (modelu 810E), jednak to nie surowa moc obliczeniowa jest tu kluczowa, a specyfika architektury. Klasyczne układy AI są projektowane pod szybkie przetwarzanie pojedynczych zapytań. Agenty AI – czyli systemy wykonujące złożone, wieloetapowe zadania bez udziału człowieka – mają zupełnie inny profil obciążenia.

Wymagają one gigantycznej przepustowości pamięci podręcznej do utrzymywania bardzo długich kontekstów (long-running context) oraz ekstremalnie szybkiej komunikacji między procesorami w czasie rzeczywistym, gdy jeden agent koordynuje pracę kilku innych modeli. Zhenwu M890 został zaprojektowany właśnie wokół tych wąskich gardeł. Dla klientów biznesowych nowe układy będą dostarczane w ramach platformy chmurowej Alibaba Cloud (Bailian) w gotowych szafach serwerowych Panjiu AL128, mieszczących aż 128 akceleratorów M890 w jednym racku.

Chatboty to przeżytek. Alibaba udostępnia za darmo AI dla robotów i wchodzi do gry o biliony dolarów

Cykl technologiczny w stylu Nvidii i 53 miliardy dolarów budżetu

Prezentacji procesora towarzyszyło ogłoszenie wieloletniej, agresywnej mapy drogowej rozwoju krzemu, która ma bezpośrednio rzucić wyzwanie amerykańskiej konkurencji. Alibaba zamierza wdrożyć rygorystyczny cykl wydawniczy wzorowany na strategii „tick-tock” stosowanej przez Nvidię:

• Zhenwu M890: debiut rynkowy (maj 2026 r.).
• Zhenwu V900: planowana premiera w trzecim kwartale 2027 roku (kolejny 3-krotny wzrost wydajności).
• Zhenwu J900: planowana premiera w trzecim kwartale 2028 roku.

Zaplecze finansowe dla tego projektu jest potężne. W ubiegłym roku Alibaba ogłosiła swój największy w historii program inwestycyjny, deklarując przekazanie ponad 380 miliardów juanów (ok. 53 miliardów dolarów) w ciągu trzech lat na rozwój infrastruktury chmurowej i autorskich półprzewodników. Co ważne, T-Head nie jest projektem laboratoryjnym – spółka dostarczyła już na chiński rynek ponad 560 000 sztuk procesorów poprzednich generacji, które działają u ponad 400 klientów z 20 branż (w tym u producentów samochodów i w sektorze finansowym).

Zamknięta pętla: krzem, model i chmura

Równolegle z premierą sprzętową, Alibaba zaprezentowała swój najnowszy, flagowy model językowy – Qwen 3.7-Max. Został on inżynieryjnie dostrojony do zaawansowanego programowania oraz długofalowych zadań agentowych. Producent podał unikalną specyfikację: model potrafi działać w pełnej autonomii bez przerwy przez 35 godzin bez jakiegokolwiek spadku wydajności czy degradacji kontekstu.

Wydanie procesora i modelu zoptymalizowanych pod to samo niszowe obciążenie tego samego dnia to pokaz budowania w pełni zintegrowanego, zamkniętego ekosystemu. Alibaba zamyka pętlę rynkową: posiada własny krzem (T-Head), własny model (Qwen) oraz własną infrastrukturę dostaw (Bailian Cloud). Taka strategia pozwala chińskim przedsiębiorstwom na całkowite uniezależnienie się od zewnętrznych dostawców i technologii z USA.

Как китайцы убили x86, ARM и создали своё — детектив Восточном экспрессе

Привет, постоянные и не очень читатели! Пора вернуться к моим любимым архитектурам, процессорам, техпроцессам и всему причастному. Это седьмой и САМЫЙ масштабный материал из цикла (и, вероятно, во всём Рунете) про китайские ISA, микроархитектуры и микроэлектронику. Что было раньше: Part I : Скандальное разоблачение x86: ARM врывается с двух ног (58K, +61, 160 комментариев) Part II : Этой индустрии нужен новый герой: ARM врывается с двух ног Part III : Китайский киднэппинг: похищение дочки Part IV : RISC‑V — звезда родилась: x86 не у дел, ARM сломала две ноги (67K, +64, 207 комментариев) Part V : Смерть GPU/CPU на транзисторах — архитектура квантовых компьютеров Part VI : У VLIW длиннее x86: Itanium в шаге от величества, Эльбрус — подержите моё пиво, тайны PS2 Part VII: Как китайцы x86 и ARM убили и создали своё — детектив в Восточном экспрессе ← ВЫ ЗДЕСЬ Part VIII — ██████████████. В этом лонгриде я расскажу вам всё о серверных процессорах из Поднебесной на всех ключевых архитектурах: ARM (Huawei), x86 (Zhaoxin), RISC-V (T-Head) и LoongArch (Loongson). Будет и про строящиеся мегафабрики Huawei, и про создание независимой ISA (как наш Эльбрус, но с конкурентными продуктами и производством), и про китайские лицензированные x86-процессоры, и про многое другое. Бонусом в каждом разделе распишу интересные факты про иероглифы в названиях компаний и их продуктах (символизм в китайской культуре). Например, вы узнаете, как компания Медоед куёт свои процессоры из легендарной стали (образно), чтобы бесстрашно сражаться с западными техногигантами (буквально). И это не шутка, а оммаж на мемы про медоедов . Дамы и господа — Восточный экспресс готов к посадке. Пожалуйста, позвольте стюарду проводить вас к личному купе. Дропдаун

https://habr.com/ru/companies/servermall/articles/968900/

#процессоры #микроархитектура #zhaoxin #kunpeng #thead #smic #x86 #arm #loongarch #riscv

美媒：中國禁輝達晶片，意在TikTok外迫美另行讓步；央視曝光阿里巴巴AI晶片媲美H20

RISC-V Embedded Board Features TH1520 SoC, Dual GbE, and 4TOPS AI

https://fed.brid.gy/r/https://linuxgizmos.com/risc-v-embedded-board-features-th1520-soc-dual-gbe-and-4tops-ai/

Interesting article with lots of internal details about the T-Head C910 RISC-V core. The source code of the C910 is available on github.

https://chipsandcheese.com/p/alibabat-heads-xuantie-c910
https://github.com/XUANTIE-RV/openc910

#RISCV #THead

Математика матричных расширений: как происходит умножение матриц на примере T-Head Matrix Extension

Привет, Хабр! Я Андрей Соколов, инженер-программист в группе разработки математических библиотек. Месяц назад моя коллега Валерия запустила цикл статей про матричные расширения, ускоряющие операции над матрицами. Вы уже смогли узнать, что они делают и какие существуют, какие из них разрабатываются для открытой архитектуры RISC-V. В заключительной статье цикла разберем пример использования матричного расширения T-Head под RISC-V для реализации алгоритма матричного умножения. Сначала кратко рассмотрим наивную скалярную реализацию и блочный вариант алгоритма. Затем реализуем аналогичный вариант с использованием матричного расширения — как для квадратных матриц, так и матриц произвольного размера. Второй случай интересен тем, что возникает необходимость обработки так называемых «хвостов» — блоков неправильной конфигурации. В заключение немного расскажу, какие идеи можно использовать для дальнейшей оптимизации матричного умножения, и поделюсь полезными ссылками. Статья не показывает пошаговую оптимизацию умножения матриц для достижения максимума FLOPS и не учит, как писать вычислительные ядра на ассемблере. Она демонстрирует использование матричного расширения и основные идеи оптимизации матричного умножения. Постарался описать все простыми словами, с иллюстрациями и небольшими вставками кода.

https://habr.com/ru/companies/yadro/articles/833948/

#riscv #thead #матричные_вычисления #матричные_расширения #матричное_умножение #математика

Погружение в матрицу: расширение RISC-V от T-Head

Продолжим нашу «антологию матричных расширений» текстом про независимое матричное расширение RISC-V от компании T-Head. Почему мы рассматриваем именно его? Интересно понять, что из себя представляет будущее стандартное матричное расширение RISC-V, попробовать реализовать алгоритм с его использованием, соотнести это со своим предыдущим опытом низкоуровневых оптимизаций. Кроме того, это интересная возможность попробовать написать программу для расширения, которого еще нет ни в одном процессоре, и запустить ее на эмуляторе. А еще ISA этого расширения весьма минималистична и, на мой взгляд, идеально подходит для тех, кто никогда не использовал матричные расширения в своем коде, но хочет попробовать (или узнать, как это выглядит изнутри). Не переживайте, текст не требует опыта низкоуровневых оптимизаций математических библиотек: погружение в матрицу будет постепенным. Начать погружение

https://habr.com/ru/companies/yadro/articles/827434/

#thead #матричное_расширение #матричное_умножение #операции #risvv #низкоуровневая_оптимизация #библиотеки #линейная_алгебра

almost 1 GiB/s diff in xxhash is a lot! but I'm curious on memcpy drop. #riscv #thead

https://paste.sr.ht/~cwt/5b1823554a94c64f720e2fbe44c5616607065d27

I have nothing to add about that ad.

I did type out a snarky post. But then thought, “What the hell are you doing?” and deleted it before posting.

#TheAd

#GCC 13 add the support of various #RISCV extensions including V0.11 of #Vector processor, most Z* named extensions and THead extension, thanks to the work of #THead developers.

13.2 is already available on #ArchLinux (x86_64 and RISC-V flavors).

https://gcc.gnu.org/gcc-13/changes.html