HWE Bench: A new unbounded Benchmark for LLMs (GPT 5.5 is on top)

HWE Bench는 LLM이 설계한 RISC-V CPU 마이크로아키텍처를 FPGA에서 실제 성능으로 평가하는 무한 확장 벤치마크입니다. 기존 벤치마크와 달리 상한선이 없어 모델이 더 나은 설계를 찾을수록 점수가 계속 상승하며, GPT-5.5 모델이 인간 설계 기준인 VexRiscv를 크게 능가하는 성능을 기록했습니다. 이 벤치마크는 LLM의 하드웨어 설계 능력과 마이크로아키텍처 혁신을 실시간으로 추적할 수 있어 AI 하드웨어 엔지니어링 연구에 중요한 도구가 될 전망입니다.

https://hwebench.com/

#llm #benchmark #riscv #fpga #hardwaredesign

HWE Bench · RISC-V CPU design benchmark for LLMs

HWE Bench is an unbounded benchmark for LLM hardware engineering. Models design RISC-V CPUs that are scored by how fast they actually run on a real FPGA, only after passing formal correctness proofs.

Del esquema al PCB 🚀🔔

Después de varias etapas de diseño y pruebas, llegó el momento de fabricar el primer prototipo del PCB para el proyecto del Timbre Escolar Inteligente.

En este video se puede ver parte del proceso: diseño, preparación y fabricación de la placa que va a integrar el ESP8266, control de relés y periféricos del sistema.

Todavía queda bastante trabajo por delante, pero ver cómo el proyecto empieza a tomar forma física es una de las partes más interesantes del desarrollo ⚡

#PCB #ESP8266 #IoT #Electrónica #Embedded #DIYElectronics #Ingeniería #KiCad #Arduino #Prototipo #HardwareDesign

I designed a nibble-oriented CPU in Verilog to build a scientific calculator

https://github.com/gdevic/FPGA-Calculator

#HackerNews #nibbleCPU #Verilog #FPGA #calculator #scientificcomputing #hardwaredesign

GitHub - gdevic/FPGA-Calculator: From FPGA Gates to Scientific Calculator

From FPGA Gates to Scientific Calculator. Contribute to gdevic/FPGA-Calculator development by creating an account on GitHub.

GitHub

New PyXHDL Release (Python Frontend To VHDL And Verilog)
PyXHDL은 Python을 사용하여 VHDL 및 Verilog HDL 코드를 생성할 수 있는 프론트엔드 도구로, Python AST를 직접 해석하여 HDL 코드를 생성한다. 사용자는 Python의 함수와 모듈을 하드웨어 설계에 활용할 수 있으며, 반복문을 HDL 반복문으로 매핑하는 기능도 지원한다. PyXHDL은 HDL 합성 도구에 바로 투입 가능한 코드를 생성하는 것을 목표로 하며, Python의 제어문과 데이터 타입을 하드웨어 설계에 자연스럽게 연결한다. 이 도구는 하드웨어 설계자와 개발자가 Python의 편리함을 활용해 복잡한 HDL 코드를 효율적으로 작성할 수 있게 한다.

https://github.com/davidel/pyxhdl

#hdl #python #vhdl #verilog #hardwaredesign

GitHub - davidel/pyxhdl: Python Frontend For VHDL And Verilog

Python Frontend For VHDL And Verilog. Contribute to davidel/pyxhdl development by creating an account on GitHub.

GitHub
I recreated the Apple Lisa computer inside an FPGA! - The LisaFPGA Project

YouTube

Cadence Agentic AI Simulation: Mapping the Future Beyond EDA

Cadence Agentic AI simulation transforming hardware design. Learn how AI and simulation beyond EDA are reshaping tech innovation. Key applications in semiconductor development.

#Cadence #AI #Technology #Simulation #HardwareDesign

https://bulklayers.com/blog/cadence-agentic-ai-simulation/

80386 Memory Pipeline - Small Things Retro

Your RAM Has a 60 Year Old Design Flaw. I Bypassed It.

YouTube
GitHub - Keychron/Keychron-Keyboards-Hardware-Design: Industrial design files for Keychron keyboards and mice. 100+ models with CAD assets in STEP, DXF, DWG, and PDF. Source-available, with commercial use allowed for original compatible accessories within the license terms.

Industrial design files for Keychron keyboards and mice. 100+ models with CAD assets in STEP, DXF, DWG, and PDF. Source-available, with commercial use allowed for original compatible accessories wi...

GitHub
Rotary encoder div

YouTube